北郵機器狗實驗報告

篇一：2015年北京郵電大學數電實驗報告

數字電路與邏輯設計

實驗報告

專業：通信工程 班級：2013211123 姓名： 學號： 班內序號： 指導老師：

實驗一：QuartusⅡ原理圖輸入法設計與實現

實驗目的：

(1)熟悉用QuartusⅡ原理圖輸入法進行電路設計和仿真； (2)掌握QuartusⅡ圖形模塊單元的生成與調用； (3)熟悉實驗板的使用。

實驗內容：

(1)用邏輯門設計實現一個半加器，仿真驗證其功能，並生成新的半加器圖形模塊單元； (2)用實驗內容1中生成的半加器模塊和邏輯門設計實現一個全加器，仿真驗證其功能，並下載到實驗板測試，要求用撥碼開關設定輸入信號，發光二極管顯示輸出信號；

(3)用3線-8線譯碼器(74LS138)和邏輯門設計實現函數F=CBA?CBA?CBA?CBA,仿真驗證其功能，並下載到實驗板測試。要求用撥碼開關設定輸入信號，發光二極管顯示輸出信號。

原理圖及仿真波形圖：

(1)半加器 原理圖：

仿真波形圖：

分析：S=a?b；C=ab

其中a,b為輸入端，C為進位端，S為本位和，當ab=‘00’‘01’‘10’時不用進位，故C=‘0’，當ab=‘11’時需要進位使得C=‘1’，S=‘0’。 (2)全加器 原理圖：

仿真波形圖：

分析：Si=Ai?Bi?Ci-1；Ci=AiBi+Ci-1(Ai?Bi)

全加器與半加器的不同在於，全加器需要考慮低位的進位，而半加器不需要。因而對於全加器，Ai、Bi為加數和被加